探秘3nm：高端虽好，为何应用受限？

6次阅读

共计 3110 个字符，预计需要花费 8 分钟才能阅读完成。

摩尔定律趋近极限，却魅力不减。从 14nm、7nm 迈向如今的 3nm、2nm，国际大厂对摩尔定律的追逐几近巅峰。围绕 3nm 节点，全球巨头间的竞赛异常激烈。此节点呈现独特特征，研发与生产成本极高，这无疑增加了供应商和客户的风险，所有参与者都在先进技术与成本间竭力寻求平衡。

2016 年 9 月，台积电董事长刘德音首次披露 3nm 制程进度，称当时有 300 – 400 人的团队在进行研发。2022 年技术研讨会上，台积电分享了即将推出的 3nm 节点的一些细节，其首个 3nm 节点是“N3”，于 2018 – 2019 年宣布，计划在当年下半年发布。

2018 年，三星电子在美国的 2018 年三星半导体代工论坛上，公布了包括 5nm、4nm、3nm 在内的全面芯片制程技术路线图。今年 6 月 30 日，三星宣称成为全球首家开始量产 3nm 制程芯片的厂商，其初代 3nm 制程相比 5nm 产品，功耗降低 45%、效能提升 16%、节点面积减少 16%；第二代 3nm 制程更将降低 50% 功耗、提升 30% 效能，并减少 35% 节点面积。

英特尔也在 3nm 制程上积极布局，为其制程节点引入全新命名体系，市面上 Intel 3 相当于其他厂商的 3nm 制程。依据英特尔的制程路线图，Intel 3 会在 Intel 4 之后亮相，在“英特尔加速创新”线上发布会上，英特尔计划 Intel 3 于 2023 年下半年登场。

通常而言，芯片性能与晶体管数量相关。鉴于芯片功耗、面积不能过高，提升芯片性能的最佳途径是缩小微电子元件和电路的体积以及它们之间的距离，如此在芯片面积不变时可塞入更多晶体管，性能自然增强。

相较于电脑、汽车，手机体积小巧，手持使用且常脱离电源。这意味着手机除性能外，还需考量续航能力和温度。芯片作为耗电与发热大户，采用新制程既能提升性能，又能降低功耗、减少发热，提升用户体验，这对手机厂家颇具吸引力，芯片制程也成为手机卖点之一，所以手机厂商都竞相采用新制程，其他便携类产品同样是先进制程的潜在应用者。

然而，并非所有手机都能采用 3nm 制程。苹果作为台积电最大客户，将率先体验新工艺，据传 M2 Pro 将基于 3nm 工艺打造。但除苹果外，暂无其他品牌或产品使用 3nm 的消息。

其他手机为何不用 3nm 呢？难道不用最先进的 3nm 就意味着手机落后吗？3nm 工艺的确能显著提升手机芯片性能及能耗，但当前手机处理器性能早已严重过剩，堆砌更多性能也难以充分利用。实际上，手机芯片并非一直处于峰值性能状态，几乎所有手机都设有温度控制模块，检测到温度过高时会降低芯片性能以减少发热量。一味追求工艺制程进步，仅能让纸面数据更漂亮，对用户实际体验提升有限。而且，处理器采用更先进工艺制程，意味着制造成本更高，手机价格也会更贵，这部分成本需消费者承担。

车企先锋特斯拉的 HW3.0 内部最先进的芯片制程工艺仅为 14nm，当手机行业已普及 7nm 制程多年时，被誉为现代工业皇冠的汽车，其使用的最先进芯片却如此“落后”，甚至比数千元手机所用芯片还要“陈旧”。

主要有三方面原因：汽车内部空间宽敞，芯片面积受限较小；芯片发热问题无需担忧；芯片功耗在汽车整体耗能中占比小，汽车也不必顾虑功耗。此外，汽车使用场景相对固定，基本是显示车辆信息、设置、地图、音乐、视频等简单场景，对芯片性能要求不高。而且目前各大车企推出的智能座舱，能自由安装软件的不多，更别说安装像原神这类对性能要求极高的游戏，车机的位置和大小也使在车上玩游戏不太现实。所以汽车行业对太先进的芯片需求不大，它们缺的是技术成熟甚至“老旧”的基础型芯片，比如 130nm 制程的 ESP 芯片，这是 17 年前的技术，如今奇缺，因为愿意生产如此老旧芯片的厂家不多。纯电动车的电池管理芯片 IGBT，采用 65nm 制程，现在也十分短缺，同样是因为保留这种老生产线的厂家较少。所以现状是这些被芯片行业视为老古董的芯片，直接制约了全球汽车行业的产能，汽车缺芯但并非缺 3nm 芯片。

3nm 代表着摩尔定律已达极限，但无论是设计公司、制造厂还是封装厂，对先进制程研发的脚步从未停歇，巅峰始终是他们不懈的追求，先进制程依旧是关乎产业命脉、国家安全的关键所在，未来科技为王，落后必将挨打。3nm 应用少并非是对其唱衰，而是另有缘由。

国际商业战略公司 (IBS) 首席执行官 Handel Jones 表示：“设计 28nm 芯片的平均成本为 4000 万美元。相比之下，设计 7nm 芯片的成本为 2.17 亿美元，设计 5nm 设备的成本为 4.16 亿美元，3nm 设计更是将耗资高达 5.9 亿美元。”半导体技术研究机构 Semiengingeering 也统计了不同工艺下芯片所需费用，28nm 节点开发芯片只需 5130 万美元投入，16nm 节点需 1 亿美元，7nm 节点需 2.97 亿美元，到 5nm 节点，开发芯片费用将达 5.42 亿美元，3nm 节点数据暂未明确，大概因尚在研发阶段，成本难以估算。但从趋势看，3nm 芯片研发费用或将接近 10 亿美元。如此高昂的成本，令大厂都难以承受。2018 年，因研发成本过高，当时排名世界第二的代工厂格罗方德被迫放弃 7nm 制程的研发。目前，全球仅有台积电、三星、英特尔还在向 3nm、2nm 峰顶冲刺。

成本高昂不仅体现在研发环节，整个生产链都受影响。首先是晶圆代工成本，根据 CEST 的模型，在 5nm 节点上构建的单个 300mm 晶圆的成本约为 16988 美元，在 7nm 节点上构建的类似晶圆成本为 9346 美元。可见，相同尺寸晶圆，5nm 工艺节点相比 7nm 每片晶圆代工售价高 7000 多美元。据推断，在 3nm 节点上构建的晶圆成本或将达到 3 万美元左右，晶圆代工成本将进一步攀升。其次是掩膜成本，台积电从 10nm 到 5nm，随着 EUV 光刻技术的应用，掩膜使用数量有所减少，5nm 与 10nm 制程中掩膜使用数量相近。然而，在掩膜数量基本持平的情况下，更先进的制程工艺使掩膜总成本提升，侧面反映出掩膜平均成本在不断升高。而 ASML 第二代 EUV 光刻机价格预计将突破 3 亿美元。最后还有昂贵的研发和人力费用。人才缺失一直是这个行业的热点话题。

为何 N3 变成了 N3E？前不久台积电技术研讨会上的大部分消息都围绕 N3E，而最初的 N3 节点仅被简短提及。N3 是台积电第一代 3nm 工艺，相比 N5 工艺，功耗可降低约 25 – 30%，性能可提升 10 – 15%，晶体管密度提升约 70%。但 N3 工艺应用范围较窄，只适用于制造特定产品，面向投资能力超强、追求新工艺的早期客户。因其成本高昂，仅适合愿意投入大量资金的苹果、英特尔，可这两家已不再使用。Wikichip 更是直言：“N3 节点很奇特。”它看似是台积电放弃的一次性节点。难道是台积电工程师在此制程中遇到障碍，故而中途改变，成为了 N3E？N3E 被纳入台积电的伞式营销“N3 家族”，但 N3E 与 N3 差异显著。据说设计规则不同，IP 的实现方式也不同，导致它们在设计上不兼容。对于客户而言，也没有直接的 IP 迁移路径可让在 N3 上制作的设计迁移到 N3E。

摩根大通在最新报告中指出，台积电面临联发科、AMD、高通、英伟达等四大先进制程客户砍单，计划关闭 4 台极紫外光（EUV）光刻机以减少产出，届时月产能将锐减 1.5 万片，明年获利恐衰退 8%，这是三年来首度面临获利下滑。据了解，台积电目前拥有约 80 台 EUV 光刻机，主要用于 7nm、5nm 及以下的先进工艺，后续还会量产 3nm 工艺。然而随着 PC、手机、显卡等产品需求量下滑，所需芯片数量必然受到影响。苹果 3nm 跳单是否也对台积电产生了影响呢？

总之，今年的 3nm 制程可谓缺少天时、地利、人和，未来它能否走出困境，我们拭目以待，静静观望其发展变化。

正文完